# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月19日

出願番号

Application Number:

特願2002-272471

[ ST.10/C ]:

[JP2002-272471]

出 願 人 Applicant(s):

セイコーエプソン株式会社

2003年 6月18日

特許庁長官 Commissioner, Japan Patent Office



#### 特2002-272471

【書類名】

特許願

【整理番号】

J0092688

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/00

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

藤瀬 隆史

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100110858

【弁理士】

【氏名又は名称】 柳瀬 睦肇

【選任した代理人】

【識別番号】

100107526

【弁理士】

【氏名又は名称】 鈴木 直郁

【選任した代理人】

【識別番号】 100110777

【弁理士】

【氏名又は名称】 宇都宮 正明

【選任した代理人】

【識別番号】 100100413

【弁理士】

【氏名又は名称】 渡部 温

【手数料の表示】

【予納台帳番号】 085672

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0014943

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 第1の電位を入力して、出力端子に電流を供給する第1の増幅回路と、

第2の電位を入力して、前記出力端子から電流を吸収する第2の増幅回路と、 前記第1の増幅回路が動作を開始してから所定の期間経過後に前記第2の増幅 回路が動作を開始するように、前記第2の増幅回路を制御する制御回路と、 を具備する半導体集積回路。

【請求項2】 第1の電位よりも第2の電位が高くなるように第1及び第2 の電位を生成する電位生成回路をさらに具備する請求項1記載の半導体集積回路

【請求項3】 前記第1の増幅回路が、第1の差動増幅器と出力段のPチャネルトランジスタとを含み、前記第2の増幅回路が、第2の差動増幅器と出力段のNチャネルトランジスタとを含む、請求項1又は2記載の半導体集積回路。

【請求項4】 前記第1の増幅回路が、第1の制御信号に従って第1のモードにおいて前記出力段のPチャネルトランジスタをカットオフさせるトランジスタを含み、前記第2の増幅回路が、第2の制御信号に従って第1及び第2のモードにおいて前記出力段のNチャネルトランジスタをカットオフさせるトランジスタを含む、請求項3記載の半導体集積回路。

【請求項5】 前記第1の増幅回路が、第1の制御信号に従って第2及び第3のモードにおいて前記第1の差動増幅器の差動対を構成する2つのトランジスタに電流を供給するトランジスタを含み、前記第2の増幅回路が、第2の制御信号に従って第3のモードにおいて前記第2の差動増幅器の差動対を構成する2つのトランジスタに電流を供給するトランジスタを含む、請求項4記載の半導体集積回路。

【請求項6】 前記制御回路が、クロック信号をカウントすることにより、 前記第1の増幅回路に供給される第1の制御信号の状態が変化してから所定の期 間経過後に、前記第2の増幅回路に供給される第2の制御信号の状態を変化させ る、請求項1~5のいずれか1項記載の半導体集積回路。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、プッシュプル方式により負荷に所定の電圧を供給するボルテージフォロア形式の電源回路を含むLCDドライバ等の半導体集積回路に関する。

[0002]

#### 【従来の技術】

従来のLCDドライバ等の電源回路においては、図5に示すようなプッシュプル方式を用いるものがあった。図5に示す電源回路は、出力段にPチャネルトランジスタを用いて高電位側の電源電位 $V_{DD}$ から出力端子に電流を供給する第1の増幅回路100と、出力段にNチャネルトランジスタを用いて出力端子から低電位側の電源電位 $V_{SS}$ に電流を吸収する第2の増幅回路200とを含んでいる。

### [0003]

これらの増幅回路 1 0 0 及び 2 0 0 には、低電位側の所定の電位  $V_L$ と高電位側の所定の電位  $V_H$ とを抵抗 R 1 0 、 R 2 0 、 R 3 0 によって分圧して得られた第 1 の電位  $V_{10}$ と第 2 の電位  $V_{20}$ とがそれぞれ入力されている。第 1 の増幅回路 1 0 0 には低い方の第 1 の電位  $V_{10}$ が入力され、第 2 の増幅回路 2 0 0 には高い方の第 2 の電位  $V_{20}$ が入力されるので、通常は、第 1 の増幅回路 1 0 0 の出力段の 1 の 1

### [0004]

しかしながら、電源回路の動作開始時には、各部の電位が不安定であるため、第1の増幅回路100の出力段のPチャネルトランジスタと第2の増幅回路200の出力段のNチャネルトランジスタとの両方が同時に動作してしまう場合があり、このときに大電流が流れてしまうという問題があった。一方、抵抗R20の値を大きくすることにより、第1の電位 $V_{10}$ と第2の電位 $V_{20}$ とのオフセットを大きくすると、電源回路の出力電圧が波を打ったように振動してしまうという問題があった。

[0005]

ところで、日本国特許出願公開(特開)昭61-79312号公報には、増幅器の出力に含まれる直流成分をウインドコンパレータに入力し、あるレベルを超えた時に逐次比較レジスタを動作させてマルチプレクサに制御信号を送り、初段増幅器の共通ソース抵抗の中点を制御するオフセット調整手段を備えた直流増幅器が記載されている。

[0006]

また、特開平7-106875号公報には、差動トランジスタと、差動トランジスタの共通接続されたソース電極に接続された電流源のトランジスタと、これらに並列に接続された抵抗及び電流源のトランジスタと、抵抗の両端の電圧を基準電圧と比較して出力を2つの電流源のトランジスタに帰還する比較器とを備えた半導体集積回路が記載されている。

[0007]

しかしながら、これらの文献において記載されている技術は、出力電位のDC オフセットを調整するためのものであり、出力段におけるプッシュプル動作を制 御するものではない。

[0008]

【発明が解決しようとする課題】

そこで、上記の点に鑑み、本発明は、プッシュプル方式により負荷に所定の電圧を供給する電源回路を含む半導体集積回路において、電源回路の動作開始時に出力段のPチャネルトランジスタからNチャネルトランジスタに大電流が流れるのを防止することを目的とする。

[0009]

【課題を解決するための手段】

以上の課題を解決するため、本発明に係る半導体集積回路は、第1の電位を入力して、出力端子に電流を供給する第1の増幅回路と、第2の電位を入力して、出力端子から電流を吸収する第2の増幅回路と、第1の増幅回路が動作を開始してから所定の期間経過後に第2の増幅回路が動作を開始するように、第2の増幅回路を制御する制御回路とを具備する。

[0010]

この半導体集積回路は、第1の電位よりも第2の電位が高くなるように第1及 び第2の電位を生成する電位生成回路をさらに具備しても良い。

# [0011]

ここで、第1の増幅回路が、第1の差動増幅器と出力段のPチャネルトランジスタとを含み、第2の増幅回路が、第2の差動増幅器と出力段のNチャネルトランジスタとを含むようにしても良い。

# [0012]

その場合に、第1の増幅回路が、第1の制御信号に従って第1のモードにおいて出力段のPチャネルトランジスタをカットオフさせるトランジスタを含み、第2の増幅回路が、第2の制御信号に従って第1及び第2のモードにおいて出力段のNチャネルトランジスタをカットオフさせるトランジスタを含むようにしても良い。

# [0013]

さらに、第1の増幅回路が、第1の制御信号に従って第2及び第3のモードに おいて第1の差動増幅器の差動対を構成する2つのトランジスタに電流を供給す るトランジスタを含み、第2の増幅回路が、第2の制御信号に従って第3のモー ドにおいて第2の差動増幅器の差動対を構成する2つのトランジスタに電流を供 給するトランジスタを含むようにしても良い。

# [0014]

以上において、制御回路が、クロック信号をカウントすることにより、第1の 増幅回路に供給される第1の制御信号の状態が変化してから所定の期間経過後に 、第2の増幅回路に供給される第2の制御信号の状態を変化させるようにしても 良い。

# [0015]

以上の様に構成した本発明によれば、プッシュプル方式により負荷に所定の電圧を供給する電源回路を含む半導体集積回路において、Pチャネルトランジスタから出力端子に電流を供給する第1の増幅回路が動作を開始してから所定の期間経過後に、出力端子からNチャネルトランジスタに電流を吸収する第2の増幅回

路が動作を開始するようにして、電源回路の動作開始時に出力段のPチャネルトランジスタからNチャネルトランジスタに大電流が流れるのを防止することができる。

[0016]

# 【発明の実施の形態】

以下、図面に基づいて、本発明の実施の形態について説明する。

図1は、本発明の一実施形態に係る半導体集積回路に含まれている電源回路の構成を示す図である。図1に示すように、この電源回路は、出力段にPチャネルトランジスタを用いて、第1の制御信号PS1バーに従って出力端子に電流を供給する第1の増幅回路10と、出力段にNチャネルトランジスタを用いて、第2の制御信号PS2に従って出力端子から電流を吸収する第2の増幅回路20と、第1の増幅回路10が動作を開始してから所定の期間経過後に第2の増幅回路20が動作を開始するように、第1の制御信号PS1バーに基づいて第2の制御信号PS2を生成する制御回路30とを含んでいる。

# [0017]

[0018]

図2に、第1及び第2の増幅回路の具体的な回路例を示す。

第1の増幅回路10は、PチャネルトランジスタQP1、QP2及びNチャネルトランジスタQN3、QN4によって構成される差動増幅器と、この差動増幅

器の動作電流をオン/オフするためのNチャネルトランジスタQN5と、出力段のPチャネルトランジスタQP6と、出力段のトランジスタをカットオフするためのPチャネルトランジスタQP7と、位相補償用のコンデンサC1とを含んでいる。

#### [0019]

第1の制御信号PS1バーがローレベルのときには、トランジスタQN5がオフして差動増幅器の動作が停止すると共に、トランジスタQP7がオンして出力段のトランジスタQP6がカットオフ状態となる。一方、第1の制御信号PS1バーがハイレベルになると、トランジスタQN5がオンして差動増幅器が動作すると共に、トランジスタQP7がオフして出力段のトランジスタQP6が動作する。

#### [0020]

第2の増幅回路20は、NチャネルトランジスタQN1、QN2及びPチャネルトランジスタQP3、QP4によって構成される差動増幅器と、この差動増幅器の動作電流をオン/オフするためのPチャネルトランジスタQP5と、出力段のNチャネルトランジスタQN6と、出力段のトランジスタをカットオフするためのNチャネルトランジスタQN7と、位相補償用のコンデンサC2とを含んでいる。

#### [0021]

第2の制御信号PS2がハイレベルのときには、トランジスタQP5がオフして差動増幅器の動作が停止すると共に、トランジスタQN7がオンして出力段のトランジスタQN6がカットオフ状態となる。一方、第2の制御信号PS2がローレベルになると、トランジスタQP5がオンして差動増幅器が動作すると共に、トランジスタQN7がオフして出力段のトランジスタQN6が動作する。

#### [0022]

図3に、制御回路の具体的な回路例を示す。図3に示すように、制御回路30は、3つのフリップフロップ31~33を含んでいる。フリップフロップ31~33のリセット信号入力端子には、第1の制御信号PS1バーが供給される。パワーセーブモードにおいては、第1の制御信号PS1バーがローレベルとなって

おり、フリップフロップ31~33は、反転出力端子からハイレベルの信号を出力する。

[0023]

図4は、図3に示す制御回路の動作を説明するためのタイミングチャートである。第1の制御信号PS1バーがハイレベルとなり、パワーセーブモードが解除されると、安全動作モードに移行する。安全動作モードにおいて、フリップフロップ31は、入力されるクロック信号CKを2分周して第1の分周クロック信号CK1を出力し、フリップフロップ32は、第1の分周クロック信号CK1を2分周して第2の分周クロック信号CK2を出力する。また、フリップフロップ33は、第2の分周クロック信号CK2の立ち上りエッジに同期して、反転出力端子から出力される第2の制御信号PS2をローレベルとする。これにより、安全動作モードから通常動作モードに移行する。

#### [0024]

図2~図4を参照すると、パワーセーブモードにおいては、第1の制御信号PS1バーがローレベル、第2の制御信号PS2がハイレベルとなっているので、増幅回路10及び20においては、差動増幅器及び出力段のトランジスタが動作しない。安全動作モードに移行すると、第1の制御信号PS1バーがハイレベルとなるが、第2の制御信号PS2は依然としてハイレベルであるので、第1の増幅回路10は動作を開始するが、第2の増幅回路20は動作を開始しない。通常動作モードに移行すると、第1の制御信号PS1バーがハイレベル、第2の制御信号PS2がローレベルとなるので、増幅回路10及び20の両方が動作する。

#### [0025]

このように、パワーセーブモードが解除された際に、増幅回路10及び20の動作開始時点をずらすことにより、第1の増幅回路10の出力段のトランジスタQP6から第2の増幅回路20の出力段のトランジスタQN6への短絡電流を防止できる。特に、出力端子の電位が立ち上がる際に、位相補償用のコンデンサC2を介して第2の増幅回路20の出力段のトランジスタQN6のゲートに高電位が印加されるが、所定の期間だけトランジスタQN7をオンさせることにより、出力段のトランジスタQN6に過大な電流が流れることを防止できる。また、第

1 の電位  $V_1$  と第 2 の電位  $V_2$  とのオフセットを大きくする必要がないので、電源回路の出力電圧が波を打ったように振動してしまうという問題を解決することもできる。

[0026]

#### 【発明の効果】

以上述べた様に、本発明によれば、プッシュプル方式により負荷に所定の電圧 を供給する電源回路を含む半導体集積回路において、電源回路の動作開始時に出 力段のPチャネルトランジスタからNチャネルトランジスタに大電流が流れるの を防止することができる。

#### 【図面の簡単な説明】

#### 【図1】

本発明の一実施形態に係る半導体集積回路に含まれている電源回路の構成を示す図である。

【図2】

図1に示す第1及び第2の増幅回路の具体的な回路例を示す回路図である。

【図3】

図1に示す制御回路の具体的な回路例を示す回路図である。

【図4】

図3に示す制御回路の動作を説明するためのタイミングチャートである。

【図5】

従来の電源回路の構成を示す図である。


【符号の説明】

- 10、20、100、200 增幅回路
- 30 制御回路
- 31~33 フリップフロップ
- R1~R3、R10~R30 抵抗
- QP1~QP7 Pチャネルトランジスタ
- QN1~QN7 Nチャネルトランジスタ


【書類名】

図面


【図1】




【図2】




【図3】



【図4】



【図5】



### 【書類名】 要約書

#### 【要約】

【課題】 プッシュプル方式により負荷に所定の電圧を供給する電源回路を含む半導体集積回路において、電源回路の動作開始時に出力段のPチャネルトランジスタからNチャネルトランジスタに大電流が流れるのを防止する。

【解決手段】 この半導体集積回路は、第1の電位を入力して、出力端子に電流を供給する第1の増幅回路10と、第2の電位を入力して、出力端子から電流を吸収する第2の増幅回路20と、第1の増幅回路が動作を開始してから所定の期間経過後に第2の増幅回路が動作を開始するように、第2の増幅回路を制御する制御回路30とを具備する。

#### 【選択図】 図1

# 認定・付加情報

特許出願の番号

特願2002-272471

受付番号

50201399701

書類名

特許願

担当官

第五担当上席 0094

作成日

平成14年 9月20日

<認定情報・付加情報>

【提出日】

平成14年 9月19日

## 出願人履歴情報

識別番号

[000002369]

1. 変更年月日 1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社